Citat:
Uporabnik crashednburnt pravi:
To seveda ne drži, hitrost ni tako odvisna od arhitekture - se strinjam s Philipsom. RISC procesorji imajo seveda bistveno ožji instruction set od CISC procesorjev, vendar pa to kompenzirajo z višjim IPC (Instruction Per Clock). To pomeni, da lahko v istem času izvedejo bistveno več ukazov od CISC procesorjev. Ergo - sam nabor ukazov nima tako velike vloge. Kar RISCe bolj omejuje od CISCov, je čas dostopa do pomnilnika. Zaradi večjega števila potrebnih ukazov za izvedbo neke naloge je potrebno več dostopov do pomnilnika, kar seveda predstavlja nekakšen "overhead". Suma sumarum ni hitrost izvajanja programov niti približno 1:10.
Sicer pa je dovolj zgovorno dejstvo, da se nekje po letu 1990 načrtujejo v veliki meri RISC procesorji. Da lahko v hitrost brez problema konkurirajo CISCom, pa kaže dejstvo, da imamo tudi RISC superračunalnike (Cray ...).
Seveda tega nisem nikjer trdil, primerjal sem ARM in pa x86, ne pa CISC vs. RISC. Sem pa hotel povedat da je arhitekura toliko različna da ni možne neposredne primerjave, in glavna stvar pri tem je ravno razlika med istruction seti (to pa je tisto kar v grobem loči CISC in RISC). Dostopi do memorija se razlikujejo, ampak to se tudi med AMD pa Intel proci pa so še vedno vsi del x86 arhitekure (ki je pač poosebljen CISC).
Ena zahtevna obdelava ki se naslanja na katerega od debelih x86 istruction setov bo na RISCU tekla ne 10 ampak 1000x počasneje!
Sem pa tudi povedal da je RISC s stališča optimizacije boljši, torej tudi hitrejši! Ampak cenovno je razvoj specfičnega proca in vsega ostalega okoli takega procesorja tako drago da se običajno ne splača. To dokazujejo veliki (Apple, IBM, Sun, ...) ki so/bodo prešli na CISC mainstream zaradi ekonomije, pa čeprav so (bili) Sparci, Alphe in PowerPc-ji na področju profi uporabe dominantnejši (boljši, hitrejši, stabilnejši z nižjo porabo) od x86.
In pa tudi drži, pravega CISCA ali RISCA ni več oz. te meje izginjajo. O RISCU govorimo samo do takrat ko je sam procesor narejen točno za eno stvar, kot postane host za "smetišče" različnih tehnologij se začne debelit in postaja CISC. Po drugi strani so osnovna procesorska jedra vedno bolj izolirana in kontrolirana, kar pomeni da lahko delujejo tudi kot RISC.